No i stało się. Po udanym opracowaniu grafenowego tranzystora kolejnym logicznym krokiem było zbudowanie grafenowego układu scalonego. Trudno spekulować, czy można było się spodziewać, że stanie się to tak szybko, lecz bez wątpienia należy pogratulować naukowcom z IBM, dzięki którym dokonanie stało się faktem.

Mimo ogromnego postępu jaki się dokonał w technologii wytwarzania i obróbki grafenu, wytwarzanie na jego bazie układów scalonych wciąż wiąże się z ciężkimi do przezwyciężenia trudnościami. Jako główne, wymienić spośród nich należy, specyficzny mechanizm formowania się kontaktu z elektrycznymi wyprowadzeniami, słabe przyleganie warstw do metali i tlenków oraz duże ryzyko zniszczenia podczas obróbki technikami plazmowymi.

W celu uporania się z tymi problemami kolejne etapy procesu technologicznego wytwarzania scalonej struktury grafanowej muszą być dobrane niezwykle starannie. Po zaprojektowaniu układu wyprodukowanie grafenowego mieszacza RF (radiofrequency) rozpoczyna się od naniesienia pojedynczej lub 2-3 krotnej warstwy grafenowej na powierzchnię Si Substratu SiC w temperaturze 1400 C. Następnie nanoszona jest dwupaskowa struktura źródła i drenu tranzystora (rysunek nr 1), która zostaje następnie zintegrowana z dwoma strukturami indukcyjne. W celu wytworzenia kanału tranzystora struktura pokrywana jest 140 nm warstwą PMMA [poly(methyl methacrylate)] z naniesioną 20 nm powłoką HSQ (hydrogen silsesquioxane). Kanał FET zostaje wyznaczony przy użyciu litografii wiązki elektronowej (EBL). Otaczający zaprojektowane struktury grafen zostaje usunięty przy użyciu wytwarzanej laserowo plazmy tlenowej, natomiast pozostałości HSQ-PNMA, przy użyciu acetonu.

Schematyczna struktura grafenowego układu scalonego mieszacza RF - obrazek dzięki uprzejmości Dr Yu-Ming Lin

Po usunięciu grafenu spoza kanału, którego dokładność ma kluczowe znaczenie dla dalszego procesu technologicznego do struktur dołączane są wyprowadzenia elektryczne będące złączonymi warstwami palladu (20nm) i złota (40 nm). Długość bramki wynosi 550 nm, a odstęp między źródłem i drenem 600 nm. Wytworzenie dielektryka na bramce jest 3 etapowym procesem polegającym na zdeponowaniu na grafenowym kanale 2 nm warstwy glinu, która zostaje następnie utleniona w temperaturze 120 C przez co zostaje przygotowana no nałożenia 20 nm warstwy Al₂0₃ metodą depozycji warstw atomowych.

Elementy indukcyjne (5.2 nH) w układzie o częstotliwości rezonansowej ~10 GHz i dobroci 5 ukształtowane są za pomocą EBL i uformowane przez naniesie 1 um warstwy metalicznej Al. W celu odizolowania od elementów między-połączeń elektrycznych zostają pokryte 120 nm warstwą SiO2 (na rys. 1 widoczna jako ‘spacer’). Dzięki temu w obwodzie mieszacza może uzyskać docelową częstotliwość wynoszącą około 5 GHz oraz szerokopasmowy tryb pracy.

Prototypowy układ nie zostanie jeszcze wykorzystany w żadnym urządzeniu, lecz przypuszcza się, że już wkrótce chipy tego typu znajdą zastosowanie w telekomunikacji bezprzewodowej w szczególności w lotnictwie wojskowym, co jest najbardziej prawdopodobne biorąc pod uwagę, że badania współfinansowane są przez DARPA.

Autorem artykułu opisującego w czerwcowym Science jest jeden z twórców układu – Yu-Ming Lin, który specjalnie dla portalu Nanonet bardzo pozytywnie skomentował osiągnięcia prof. Baranowskiego z ITME w dziedzinie wytwarzania warstw grafenowych stwierdzając: „Praca prof. Baranowskiego dostarcza bardzo atrakcyjną metodę wytwarzania dużych powierzchni grafenowych. Metoda ta jest również użyteczna dla naszych prac, ponieważ nasz obwód grafenowy jest wytwarzany na podłożu Sic. Przypuszcza się, że już wkrótce metoda syntezy grafemu prof. Baranowskiego będzie wykorzystywana w produkcji urządzeń i układów grafenowych”.

Źródło: Physorg,

Paper: Science 10 June 2011: Vol. 332 no. 6035 pp. 1294-1297, DOI: 10.1126/science.1204428